【电子工程师是做什么的】【技术文章】电子工程师常犯错误大全,你中招了吗?

发表时间:2017-09-14 08:47:27

电子工程师指从事各类电子设备和信息系统研究、讲授、产物设计、科技开辟、出产和办理等工作的高级工程手艺人才。一般分为硬件工程师和软件工程师。

硬件工程师:首要负责电路阐发、设计;并以电脑软件为东西进行PCB设计,待工场PCB建造完毕而且焊接好电子元件之后进行测试、调试;

软件工程师:首要负责单片机、DSP、ARM、FPGA等嵌入式法式的编写及调试。FPGA法式有时属硬件工程师工作范围。

是人就会犯错,况且是工程师呢?固然斗转星移,工程师们却经常犯同样的错误!下面,就请列位对号入座,看看本身有没有中招。

这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧。

点评:市场上不存在5K的阻值,最接近的是 4.99K(精度1%),其次是5.1K(精度5%),其成天职别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别(含10的整数倍);近似地,20%精度的电容也只有以上几种值,若是选了其它的值就必需利用更高的精度,成本就翻了几倍,却不克不及带来任何益处。

这部门电路只要要求软件如许设计就不会有问题。

点评:硬件上良多电气特征直接管软件节制,但软件是经常发生不测的,法式跑飞了之后无法预料会有什么操作。设计者应确保非论软件做什么样的操作硬件都不该在短时候内发生永远性损坏。

这点逻辑用74XX的门电路搭也行,但太土,仍是用CPLD吧,显得高档多了。

点评:74XX的门电路只几毛钱,而CPLD至少也得几十块。成本提高了N倍不说,还给出产、文档等工作增添数倍的工作。

这板子的PCB设计要求不高,就用细一点的线,主动布吧。

点评:主动布线必然要占用更大的PCB面积,同时发生比手动布线多很多多少倍的过孔,在批量很大的产物中,PCB厂家降价所考虑的身分除了商务身分外,就是线宽和过孔数目,它们别离影响到PCB的制品率和钻头的耗损数目,节约了供给商的成本,也就给降价找到了来由。

我们这系统是220V供电,就不消在乎功耗问题了。

点评:低功耗设计并不仅仅是为了省电,更多的益处在于降低了电源模块及散热系统的成本、因为电流的减小也削减了电磁辐射和热噪声的干扰。跟着设备温度的降低,器件寿命则响应耽误(半导体器件的工作温度每提高10度,寿命则缩短一半)

这些总线旌旗灯号都用电阻拉一下,感受安心些。

点评:旌旗灯号需要上下拉的原因良多,但也不是个个都要拉。上下拉电阻拉一个纯真的输入旌旗灯号,电流也就几十微安以下,但拉一个被驱动了的旌旗灯号,其电流将达毫安级,此刻的系统经常是地址数据各32位,可能还有244/245隔离后的总线及其它旌旗灯号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来看待这几瓦的功耗)。

CPU和FPGA的这些不消的I/O口怎么处置呢?先让它空着吧,今后再说。

点评:不消的I/O口若是悬空的话,受外界的一点点干扰就可能成为频频振荡的输入旌旗灯号了,而MOS器件的功耗根基取决于门电路的翻转次数。若是把它上拉的话,每个引脚也会有微安级的电流,所以最好的法子是设成输出(当然外面不克不及接其它有驱动的旌旗灯号)

这款FPGA还剩这么多门用不完,可尽情阐扬吧。

点评:FGPA的功耗与被利用的触发器数目及其翻转次数成正比,所以统一型号的FPGA在分歧电路分歧时刻的功耗可能相差100倍。尽量削减高速翻转的触发器数目是降低FPGA功耗的底子方式。

这些小芯片的功耗都很低,不消考虑。

点评:对于内部不太复杂的芯片功耗是很难确定的,它首要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大要不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

存储器有这么多节制旌旗灯号,我这块板子只需要用OE和WE旌旗灯号就可以了,片选就接地吧,如许读操作时数据出来得快多了。

点评:大部门存储器的功耗在片选有用时(非论OE和WE若何)将比片选无效时大100倍以上,所以应尽可能利用CS来节制芯片,而且在知足其它要求的环境下尽可能缩短片选脉冲的宽度。

这些旌旗灯号怎么都有过冲啊?只要匹配得好,就可消弭了。

点评:除了少数特定旌旗灯号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并纷歧建都需要匹配,即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆,有的甚至20欧姆,若是也用这么大的匹配电阻的话,那电流就很是大了,功耗是无法接管的,别的旌旗灯号幅度也将小得不克不及用,再说一般旌旗灯号在输出高电安然平静输出低电日常平凡的输出阻抗并不不异,也法子做到完全匹配。所以,TTL、LVDS、422等旌旗灯号的匹配只要做到过冲可以接管即可。

降低功耗都是硬件人员的事,与软件不妨。

点评:硬件只是搭个舞台,唱戏的倒是软件,总线上几乎每一个芯片的拜候、每一个旌旗灯号的翻转差不多都由软件节制的,若是软件能削减外存的拜候次数(多利用寄放器变量、多利用内部CACHE等)、实时响应间断(间断往往是低电平有用并带有上拉电阻)及其它争对具体单板的特定办法都将对降低功耗作出很大的献。

这主频100M的CPU只能处置70%,换200M主频的就没事了。

点评:系统的处置能力牵扯到多种多样的身分,在通信营业中其瓶颈一般都在存储器上,CPU再快,外部拜候快不起来也是徒劳。

CPU用大一点的CACHE,就应该快了。

点评:CACHE的增大,并纷歧定就导致系统机能的提高,在某些环境下封闭CACHE反而比利用CACHE还快。原因是搬到CACHE中的数据必需获得多次反复利用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部门存储空间,如仓库部门。同时也要求法式设计要兼顾CACHE的容量及块巨细,这涉及到关头代码轮回体的长度及跳转规模,若是一个轮回刚比如CACHE大那么一点点,又在频频轮回的话,那就惨了。

一个CPU处置不外来,就用两个分布处置,处置能力可提高一倍。

点评:对于搬砖头来说,两小我应该比一小我的效率高一倍;对于作画来说,多一小我只能帮倒忙。利用几个CPU需对营业有较多的领会后才能确定,尽量削减两个CPU间协调的价格,使1+1尽可能接近2,万万别小于1。

这个CPU带有DMA模块,用它来搬数据必定快。

点评:真正的DMA是由硬件抢占总线后同时启动两头设备,在一个周期内这边读,何处些。但良多嵌入CPU内的DMA只是模拟罢了,启动每一次DMA之前要做不少筹办工作(设肇端地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令,没有轮回跳转等额外工作),但若是一次只搬几个字节,还要做一堆筹办工作,一般还涉及函数挪用,效率并不高。所以这种DMA只对大数据块才合用。

为包管清洁的电源,去偶电容是多多益善。

点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有晦气身分:华侈成本、布线坚苦、上电冲击电流太大等。去偶电容的设计关头是要选对容量而且放对处所,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。

旌旗灯号匹配真麻烦,若何才能匹配好呢?

点评:旌旗灯号发生反射的原因是线路阻抗的不平均造成的,匹配的目标就是为了使驱动端、负载端及传输线的阻抗变得接近,但可否匹配得好,与旌旗灯号线在PCB上的拓扑布局也有很大关系,传输线上的一条分支、一个过孔、一个拐角、一个接 插件、分歧位置与地线距离的改变等都将使阻抗发生转变,并且这些身分将使反射波形变得异常复杂,很难匹配,是以高速旌旗灯号仅利用点到点的体例,尽可能地削减过孔、拐角等问题。

用户操作错误发生问题就不克不及怪我了。

点评:要求用户严酷按手册操作是没错的,但用户是人,就有犯错的时辰,不克不及说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各类错误必需加以庇护。

这板子坏的原因是对端的板子出问题了,也不是我的责任。

点评:对于各类对外的硬件接口应有足够的兼容性,不克不及因为对方旌旗灯号不正常,你就歇着了。它不正常只应影响到与其有关的那部门功能,而其它功能应能正常工作,不该彻底罢工,甚至永远损坏,并且一旦接口恢复,你也应当即恢复正常。

我们的系统要求这么高,包罗MEM、CPU、FPGA等所有的芯片都要选最快的。

点评:在一个高速系统中并不是每一部门都工作在高速状况,而器件速度每提高一个品级,价钱差不多要翻倍,别的还给旌旗灯号完整性问题带来极大的负面影响。

最后讲一下电容小常识,也是工程师轻易犯错误的。

为什么两个电容并联:

一是:同种类型的电容并联感化首要是扩容;

二是:分歧种类型的电容并联一般是一个感性强、一个感性弱。

小容量电容高频旌旗灯号易经由过程,大容量电容低频旌旗灯号易经由过程。大电容在低频时能供给好的通路,而在高频时因为其寄生电感的存在阻抗将变大而无法供给滤波通路,所以大电容不克不及滤高频,而小电容在低频时阻抗太大而无法供给滤波通路,所以不克不及配合一电容滤高频和低频。

电容并联的益处:在于增大容值,减小容抗。并联数目越多,结果越较着,不外成本就越高。电解是用来滤低频,陶瓷是用来滤高频的。此外,电解有漏电电流,所今后面在接陶瓷来消弭漏电流的。

在开关电源中,两个电容并联的感化为电容大的阿谁是用来滤波的,小的阿谁电容是用来消弭大的电容在高频时发生的感性特征的!

电容的感化(四类常见)

1、滤波感化:在电源电路中,整流电路将交流酿成脉动的直流,而在整流电路之后接入一个较大容量的电解电容,操纵其充放电特征,使整流后的脉动直流电压酿成相对比力不变的直流电压。

2、耦合感化:在低频旌旗灯号的传递与放大过程中,为防止前后两级电路的静态工作点彼此影响,常采用电容藕合.为了防止旌旗灯号中韵低频分量损失过大,一般总采用容量较大的电解电容。

3、退耦电容:并接于放大电路的电源正负极之间,防止由电源内阻形成的正反馈而引起的寄生振荡。

4、旁路电容:在交直流旌旗灯号的电路中,将电容并接在电阻两头或由电路的某点跨接到公共电位上,为交流旌旗灯号或脉冲旌旗灯号设置一条通路,避免交流旌旗灯号成分因经由过程电阻发生压降衰减。